網站導航: 首頁 > 設計參考 > 正文 文章搜索
OrCAD 问与答
 
文章編號:
100807213134
文章分類: EDA技術 OrCAD/PSPICE
点 击:
...
关 键 词: 問,答
文章來源:
互聯網
摘 要:

1、什麽時FANOUT布線
FANOUT布線:延伸焊盤式布線。
为了保证SMD器件的贴装质量,一般遵循在SMD焊盘上不打孔的原则,因此用fanout布线,从SMD器件的焊盘向外延伸一小段布线,再放置VIA,起到在焊盘上打孔的作用。在LAYOUT PLUS 中,用AUTO/Fanout/Board,实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。

2、现在顶层图上有四个拈,选中任一拈后,按右键选Descend Hierarchy后可进入子图,现在子图已画好,如何在顶层中自动生成PORT 而不用自己一个一个往上加PORT
阶层式电路图的拈PIN脚要自己放置。选中拈后用place pin快捷菜单。自动应该不可能。

3、只是想把板框不帶任何一層,單獨輸出gerber文件.該咋整
发现在layout 自带的模板中,有一些关于板框和尺寸的定义,都是在notes层。所以你也可以在设定板框时,尝试单独将obstacle type 设定为board outline,将obstacle layer设定为 notes,当然要在layers对话框里添加上notes层,再单独输出notes层gerber文件

4、层次原理图,选中,右键,Descend Hierarchy, 出现错误:Unable to descend part.
建議重新設置層級、重新設置屬性後就可以了

5、层次原理图 是什么概念呢
階層電路就是將經常要用到的原理圖(如半加器)作爲一個模塊,不僅可以使設計版圖簡潔,而且便于其他設計引用

6、有關ORCAD産生DEVICE的問題
用ORCAD出DEVICE文件时,它只默认原理图上所显示的元件的PIN连接来出,悬空的PIN在DEVICE里的PINCOUNT没有统计进去,而且确定不了元件PIN 的数量(由于悬空没有显示)这样的话,做封装的时候很容易做错,如果没有DATA SHEET的话。
怎麽樣才能避免這個問題呢在ORCAD裏面如何顯示元件的全部PIN呢
原理圖的腳和封裝的腳有關系嗎做封裝當然不能看原理圖做了。找DATASHEET建封裝庫吧

7、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN的长短,以及GRID的间距
pin的长短:选择元件点击鼠标右键,edit part,选择管脚鼠标右键/edit properties/shape.   name、number 字体大小是固定的,无法修改。

8、請問如何在orcad中填加新的元器件
方法一: 在原理图中加好元器件后,ECO到LAYOUT图.
方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件.

9、ERROR: [DRC00031]
Package has same name but different source library
這是因爲是什麽原因

可能是有兩個元件使用相同的元件序號。(我怎麽看是:相同的封裝來自不同的源連接庫)

10、爲什麽會出現刪除管腳連帶元氣件一起被刪除呢
可能是你選中了元件,注意觀察元件周圍有沒有出現虛線框

11 、capture中copy元件处理的问题
我的图是从其他*.DSN图上copy过来的,别人的图只有*.DSN 和 *.opj文件,copy过来以后的图发现上面的part的属性里source library和source package都不能改。
我看了capture的資料,裏面說
Caution: An attached schematic folder or other file external to the project or library is not stored with the project or library. If you copy or move the project or library to a new location, you must also move or copy the attached object to keep them together. In addition, you may need to edit the path to the attached schematic folder or file if you move the project to a new location with a different directory structure.
大意是說copy的時候還有其他的附件也該一起copy,然後修改路徑。我想請問,像我現在這種情況,該怎麽辦呢,從新輸入元件一個一個的修改,還是有其他的好辦法。
ps,copy的原文件無法獲得更多的資料了。
没必要改的 ,原理图到PCB LAYOUT传递的网表信息只是PART REFERENCE 和PCB FOOTPRINT而已,你只要改FOOTPRINT NAME就行了,至于SOURCE LIB和SOURCE PACKAGE能不能改,无所谓(注:只有你的元件的PCB FOOTPRINT项是空的,才会用到SOURCE PACKAGE)

12、有什麽快捷的辦法讓所有元件的封裝以及值輸出來
原理圖是orcad/capture,加powerpcb
利用BOM表输出在COMBINED PROPERTY STRING项中加上{PCB FOOTPRINT}

13、請問高手,我在畫電路圖時,因爲這個電路圖是別人給我的,我要進行修改,可是元件庫裏有些元件是沒有的,我要如何操作才能更快的得到想要的元件呢
我不想複制;是因爲這個元件建立的不對。如果說這個電路圖中有的元件少PIN,怎麽樣才能加上去呢,急呀,謝謝先了!

选择元件,然后点击右键选edit part修改就可以了

14、請問大蝦們,orcad如何導入powerpcb  
tools/create netlist/other/padspcb.dll,输出文件名后缀改为.asc即可。

15、capture DRC时出现:Off-Grid Objects
在session log中出现Off-Grid Objects,我看了help文件,但还是不明白什么叫Off-Grid Objects。
Reporting Off-Grid Objects
R78 - 08-POWER/LED/JTAG/CLOCK/OM (177.80, 222.50)
C128 - 08-POWER/LED/JTAG/CLOCK/OM (93.98, 49.53)
C129 - 08-POWER/LED/JTAG/CLOCK/OM (106.68, 49.53)
R81 - 08-POWER/LED/JTAG/CLOCK/OM (35.31, 271.78)
F1 - 08-POWER/LED/JTAG/CLOCK/OM (59.18, 38.10)
R75 - 08-POWER/LED/JTAG/CLOCK/OM (152.40, 208.53)
C121 - 07-LCD (137.16, 133.48)
把snap to grid关掉后,元件就不是按照网格来放置的。所以统计是会出现这样的提示
请问有办法把not off-grid 的器件修正吗

解決方法是在erc的時候把這個選項關了

16、CAM輸出的文件,爲什麽電源和地的那層好象看不到什麽內容,是不是所有的PCB的CAM輸出都是這樣的
看的到的,應該是十字化焊盤

17、有沒有人知道怎麽將PADS文件轉換成ORCAD文件呀有的話,請賜教!~!謝謝
將PADS文件輸出爲ASC格式,在ORCAD中應該就可以導入了。

18、在用CAPTURE時先畫了個元件放到圖上去了,後來發先畫的有點問題,就回到那個元件庫修改了一下,在回到原理圖上,怎麽也不能將新改的元件放上去它還是用的原先的那個了,我想應該可一更新的吧!那位幫忙看一下呢
在画的原理图上点中该元件,然后右键弹出菜单,有个edit part功能,进去后你就修改它好了,修改完后就update current就行了.一定改得过来的.

19、我用Orcad畫完原理圖,想用Powpcb畫PCB
現在問題是Orcad中元件的封裝的庫如何加入,讓Powpcb知道是采用什麽封裝的呢
這些PCB封裝是在Orcad裏畫還是在Powpcb裏畫呢特別是自己命名的一個新封裝

封裝在POWERPCB裏畫。在ORCAD的CAPTURE裏設定每個元件的FOOTPRINT與POWERPCB裏的封裝名相同即可
详细介绍见《用Orcad做原理图,用PADS layout》

20、我准備用ORCAD作原理圖,然後作成allegro的網絡表,可是我添加元件庫的時候卻發現可以添加*.olb和*.lib的庫,請問兩種庫分別用在什麽場合
在allegro中何處可以看到元件封裝庫
*olb是圖形符號庫文件即是原理圖庫,*.lib是仿真模型描述庫文件利用Spice語言對Capture中的圖形符號進行功能定義與描述。*.llb是PCB封裝庫文件。
用olb 那个.lib是DOS版本的Capture的元件库文件

21、請問怎麽可以把orcad原理圖上的元件存到指定的元件庫裏
选中元件点EDIT PARTS,在编辑窗口选另存为。

22、求教protel的圖怎麽能轉換成orcad能打開的
要先把PROTEL導出爲ASCII文件,再用capture的file------import design才行,我用过,可以的

23、一個管腳比較多的器件在繪制原理圖時如果只將它們放在一個圖中會太大了,我想用兩個或三個part來畫,該如何設置呢,如何將它們在生成PCB時映射到同一個封裝上去
三个部分的footprint都指定一个封装就行了;这个问题,请阅读Capture CIS的帮助-》Learn Capture Lesson Menu-》marking Parts

24、本人的一个part分成6部分U1A~U1F,在对各部分作编辑时,右击-->edit part,出现都是U1A的部分,而我要编辑其他部分该咂办请问这个问题如何解决
解決了,ctrl+N

25、Capture繪制完原理圖後,用什麽方法可以快速地填寫器件封裝信息
方法一:
單頁方式:點擊電路圖紙,CtrlA全選,菜單Edit-Properties,下面點選Parts,就可以對所以Part定義封裝了;
方法二:
點擊項目管理窗口,菜單Edit-Broser-Parts,在列出的Part中選擇需要設定的Part,(注意可以用Shift和Ctrl進行複選),點擊菜單Edit-Properties,在出現窗體中就可以快速填寫封裝信息了.

26、如何删掉cache里的part Thanks!
只能删除多余的part,点击项目管理窗口中的Design Cache,然后点选菜单Design-Clearup Cache就可以了。
如果你修改了庫元件,就存在cache和lib不一致的情況,update一下就好了

27、我的電路圖有12張,在第3張和第10張都有+12V的電源,我檢查DRC的時候爲什麽會有警告呢請問不同頁的同一電源怎麽樣才能連在一起
place power symbol把名字改一样就可以了阿!

28、我現有幾張原理圖但它們少一張總圖關聯,不知如何從子圖生成層次試電路圖,讓它們網絡相關連!謝謝!
如果要新建总图的话,还不如直接在原先的dsn文件里新建一张原理的方框图,使其变为make root,不就行了吗上面那位土豆泥老兄的意思是问capture中有没有类似的命令(如像protel那样直接利用create symbol from sheet命令)生成方框图的快捷方法。

29、我現在手頭上有ORCAD的原理圖,現在想從該原理圖中得到元件庫(lib)。請問各位大俠在ORCAD中是否有該功能謝謝!
解答:
file-new一个library,然后把Design catch里面的零件复制到library中就可以了。

30、我用Orcad画好了一份手机原理图,网表也给了PowerPcb并制成了PCB板,调试通过并已量产。意思就是说在原理图的电气特性都是正确了!现在遇到出BOM的问题,正常的BOM(Item Quantity Reference Part Description PCB Footprint Vendor)
没问题,现在需要加上几个属性(如Manufacturer,Order Number,Part No.),如果在每个元器件上EDIT,加上以上几个属性自然没问题,但是一个一个的加,几百个Part,加死了!!听说有个方法导入什么文件,可以让所有的Part都加上以上几个属性,然后我在填上具体的值,一出Bom就搞定了。不知那位大侠可以切磋,指点一下!!

解决方法一: 使用CIS,不过你们公司暂时没有也没法.
解決方法二:不用把設定帶入原理圖的話就在EXCEL中Key就可以了,很多公司只樣做.
解决方法三:使用Update propetry,有些复杂,自己有空研究好了!

31、我想将已有的原理图中的元件加到自己的库中,我选择某个元件后右键选择edit part,然后将其保存到我自己的库中,但是保存后发现库中和原来原理图中的管脚正好颠倒了,原来在左边的管脚跑到右边去了,而右边的管脚则到左边了,各个管脚的编号都没错,不知道是什么原因,是哪儿没设对吗
解答:你可以按V,將其上下顛倒一下!

32、我做好了一部分图纸,发现图幅小了,要将图幅变大,在Options>Design Template改了图幅的设置,可在SCH中图纸大小没变
你是在没有打开schematic的界面下设的吧!你先打开一张图,选options -->schematic page propeties,在这里改应该可以!

33、將原理圖中的一頁,分散放到其他頁後,在導出.asc的網表時,出現了很多如下的warning。
不得其解。
WARNING: Name contains illegal characters                  +5V                 , changed to PLUS5V
WARNING: Name contains illegal characters               D+5V                 , changed to DPLUS5V
WARNING: Name contains illegal characters              Version Document               , changed to Version_Document
ERROR [NET0011] Netlist failed or may be unusable.

1,+5v連接有誤,要麽你的+5V沒加電源標示,或是沒有OFFPAGE,看情況而定.
2,錯誤同上.
3,版本號沒改.
4,網表不能産生.
將這些錯誤改改,就行了.

34、在ORCAD中,要用到一個管腳很多的器件,不想用大圖,想將其分割爲幾個部分,試了許多次都不行,誰能指點一下
一定要新建元件后,Parts per Pkg选择要分割元件数,Package Type选Heterogeneous即可

35、我一直是用CONCEPT-HDL和ALLEGRO,SPECCTRAQUEST,现在有一块板子想做原理仿真和PCB仿真,所以初步计划用CAPTURE CIS设计原理图,仿真后导入ALLEGRO,在做PCB仿真。不知CAPTURE 和ALLEGRO的接口是不是方便使用,需要注意哪些问题
還有CAPTUE中我的許多器件沒有,我不知怎麽建庫那位大俠有好的幫助文章給一些,或者哪裏有下載的電子文檔還請告知。本人不勝感激
Capture與Allegro接口沒有任何問題,因爲它們現在本身是一家。要注意的是器件的管腳名除電源外不能同名,哪怕是NC管腳也必須定義爲NC1、NC2、.。教程網上很多,搜索一下應該能找到。

36、我做了一個小板子,上面有四個公插件,四周有四個螺絲孔。現在要做一個大板子,把小板子放在上面,母插座正好對著公插座,螺絲孔要對齊,我想把小板子做爲一個元件封裝調入到大板子上,這樣對齊比較容易。問怎麽把這個小板子做成封裝請高手指點
解答一:你想做成封装,应该不行吧,我个人认为应该是把你的小板子的零件做成list文件,在allegro中右边中Find by name选它的function为symbol or(pin),在下面的小框框中keyin你的list文件,且在Find by name 对齐的function 应要选择List,应该就OK. 还有就是你的大板子里也一定要转Netin才行哦
解答二:我師傅做幾個板子相疊加時,都是把上面的小板子的外框和接插件做成庫元件(板框做成元件封裝,接插件做成焊盤),然後調入到大板子上面,如果放上去正好和螺絲孔相對,就刪掉,因爲大小板子相連時是用排線相聯的。這樣在安裝時會非常精確的。但是他現在走了。

37、大家做sch时,capture cis用处大么另外BGA的封装怎样用字母序列标注管角号码
CIS:Component Imformation System,至于好处一次说不完,主要是对一个企业的零件库管理功能,一个简单例子:就是你可以在place part的时候就可以看到该零件的所有信息(包含零件料号,值,元件描述,价格,公司库存,封装外形,元件datasheet……),对于工程师来说好处就是产生BOM一次搞定,而不要再去填什么零件料号,元件描述什么信息了,主要是减少了出错的机会。
字母標管腳不是直接輸入字母給pin就可以了嗎

38、ORCAD的PART的VALUE有什麽作用呢,我一同事說不同類型的器件的VALUE不能相同,因爲如果相同生成DEVICE,會有問題,舉個例子——————我有一33歐姆的電阻,一33歐姆的4腳排阻,則在原理圖中,VALUE值不能都寫成33,而可以寫成R33,33才可以。這是什麽原因呢,哪位大俠能不能解釋一下呢,謝謝
如果不同類型器件value值一樣,在列器件清單時會把不同類的元件放在一起,象你上面所說的情況,就會認爲是2個33歐電阻,而不加以區分。

39、在Capture中可以通过Properties某些属性的设置为将来的Aleegro PCB布板进行准备。请问:这样的属性有哪些尤其是与网络有关的,比如差分对,它的名称,线宽,线距是否可以在这些属性中的某一项事先设定,然后带到Allegro中。
解答:在edip property时,filter by选:Cadence-allegro就可以看到有哪些可以转了;至于差分对,线距什么的只能定义名字,具体需要在allegro指定值,像min_line_width可以直接定义多少。

40、在一张capture 中画了电路图,并将图中所有元器件做了一个.olb库文件.在单独打开这个库,对元件进行编辑时一些正常.但是如果在Capture中使用元件管理器时,选中一个元件,在右键菜单点击察看时,在元件管理器窗口确看不到这个元件的图形(参数倒是有),并提示:"Coud not read part information form WAG/CAP",表示无法读出CAP电容信息.
錯在什麽地方請問如何設置CIS
Part Manager是CIS的功能,你没有设置好CIS所以提示错误!2-〉看帮助文件,很详细

41、请教各位大侠一个问题:ORCAD CAPTURE里画完图用DRC检查,出现两个GND的错误,一个我用VSS跟GND相连就解决了,还有一个怎么就都不行。还是报错:too fewer connector to GND!请问怎么解决
因爲你接的gnd或vcc是接的一個接點,接點太少.比如:一個電容一腳是vcc,另一腳是gnd的話,也會出現你目前的狀況,不知你是否是這樣

42、在orcad中一個project的dsn裏面的兩張page的相同信號怎麽接到一起啊
放置一个分页符不就可以了么,OFF PAGE。OFF PAGE名称一致才可以
但是,現在我的兩張page中連不到一起去的net不是單根線的net
而是bus連不到一起去
好像page off连不到bus上吧
不知兄有何高見

注意两页的Off Pages画成总线形式,如DATA[1..31]

43、错误代码如下: Spawning "D:CadencePSD_15.1 oolscapturepstswp.exe" -pst -d "d:oardworkvermont.dsn" -n "D:BOARDWORKAllgero" -c "D:CadencePSD_15.1 oolscaptureallegro.cfg" -v 5 -j "PCB Footprint" Scanning netlist files Loading D:BOARDWORKAllgero/pstchip.dat Loading D:BOARDWORKAllgero/pstchip.dat Loading D:BOARDWORKAllgero/pstxprt.dat Loading D:BOARDWORKAllgero/pstxnet.dat Error: Line 914 in file D:BOARDWORKAllgero/pstxnet.dat: Reference designators inconsistent in xprt and xnet files Detected in function: pstFindInstByOldPathName Error: Line 914 in file D:BOARDWORKAllgero/pstxnet.dat: Error loading the net list file Detected in function: ddbLoadPstXFiles #1 Error [ALG0036] Unable to read logical netlist data.
Exiting "D:CadencePSD_15.1 oolscapturepstswp.exe" -pst -d "d:oardworkvermont.dsn" -n "D:BOARDWORKAllgero" -c "D:CadencePSD_15.1 oolscaptureallegro.cfg" -v 5 -j "PCB Footprint"
*** Done ***
pstxnet.dat的第912-913行是:
NODE_NAME R372 2
''''''''''''''''@VERMONT.TOP(SCH_1):PROTOCARD0@VERMONT.AD(SCH_1):I164594160@DSPANDFPGA.RESISTOR.NORMAL(CHIPS)'''''''''''''''': ''''''''''''''''2'''''''''''''''':;
allegro可以導入列表,但是rats連地線都沒有連接啊
請問怎麽解決這個問題

這個問題的解決方法是一個一個刪除報錯的器件,再拷貝一個相同的器件過來。不過每次Netlist只報一個錯,有點郁悶

44、ORCAD 如何吃P-CAD2000 的檔案
詳細說明 請問如果要從P-CAD 轉到ORCAD 的格式有辦法嗎
在OrCAD 的Import 指令中有PDIF 的規格您可以由P-CAD 轉出PDIF 的格式再由OrCAD 讀入

在P-CAD 中有一些元件是OrCAD 中無法支援所以在Import PDIF 檔案時可能會因為元件無法支援而生錯誤造成檔案無法讀入所以在讀取PDIF 檔案時必須注意元件問題如BUS Bus Entry 與一些IC 元件...等等

45、如何在layout plus 設定零件的高度,另外要如何才能在電路板挖一個10mm x 5mm 的長方形的孔,煩請解答,謝謝

1 您可以選擇Tool 下之Obstacle 的選項執行後選擇Place outline 的Type 在其下方即一個Height 的選擇項在此輸入您所需要的高度再將之放置在電路圖中即可
2 您可以在元件中擺置一個由Via 構成之長方形的Pad 再以此零件放置在電路圖中即可
 

46、layout 可否轉3D 出圖
詳細說明 我是個orcad 新手,正在努力學中,因為公司的品須要電路版的3D 出圖所以有此疑問

針對您的問題我已做了測試在我們Layout 中可以輸出IDF 的格式其內容可以由Pro/E 讀取

47、Orcad 為何沒有支援Pads PowerPCB 的ASCII file format

Pads PowerPCB 的netlist file format 早期只要使用pads2k 的format 即可,但是後來其表頭更改為!

PADS-POWERPCB-V3.0-MILS! DESIGN DATABASE ASCII FILE 2.0,變成我們每一次都必須用人工將*pads2000* 改為!PADS-POWERPCB-V3.0-MILS! DESIGN DATABASE ASCII FILE 2.0,造成我們layout 人員很不方便,想與你們確認是否Orcad 下次改版時,會加入Pads PowerPCB 專用的netlist format
對於您的問題,在原廠的下載區有符合POWERPCB 的格式,其檔案為Padpwr1.zip 的壓縮檔,其輸出的Netlist 表頭為!PADS-POWERPCB-V2.0-MILS! DESIGN DATABASE ASCII FILE 1.0,您可以參考是否有誤
 

48、請問如何import verilog file to orcad

由於OrCAD Capture 並沒有Import Verilog 的格式,所以無法讀取Verilog 的檔案,必須由Verilog 輸出OrCAD Capture 可以讀取的格式再由OrCAD Capture 讀取檔案即可
 

49、 pspice9.0 如何更改元件參數

pspice9.0 的元件從library 叫出後..
選edit properties 找不到參數的設定
例如叫出某個型號的FET
想設定其IS , Cd ,Cs 等等..
 

 
相關文章:

 
最新開源項目
 
 
  查看更多...  
 
本站相关産品   淘寶網店
 



 
  查看更多...  

 

本站程序由百合電子工作室開發和維護
Copyright @ baihe electric studio
渝ICP備09006681號-4